(19) BUNDESREPUBLIK **DEUTSCHLAND**

¹⁰ DE 3243467 A1

Offenlegungsschrift

(5) Int. Cl. 3: H02H7/20 H 03 K 17/08



DEUTSCHES PATENTAMT

Siemens AG, 1000 Berlin und 8000 München, DE

(71) Anmelder:

Aktenzeichen: P 32 43 467.7 Anmeldetag: 24. 11. 82 Offenlegungstag: 24. 5.84


(72) Erfinder:

Huber, Anton, Ing.(grad.), 8255 Schwindegg, DE; Tihanyi, Jenö, Dr.-Ing., 8000 München, DE

Prüfungsantrag gem. § 44 PatG ist gestellt

(A) Verfahren und Einrichtung zum Schutz eines MOS-Transistors vor Überlastung

Die Erfindung betrifft ein Verfahren und eine Einrichtung zum Schutz eines MOS-Transistors (1). Es ist vorgesehen, daß eine zwischen Gate (110) und Source (120) geschaltete Zenerdiode (9) das Gatepotential begrenzt. Zur Überwachung des Drain-Source-Stromes wird das Sourcepotential der Basis (310) eines dritten Transistors (3) zugeleitet, der ein an seinem Kollektor (330) anliegendes Batteriepotential er det, wenn sein Basispotential sich von Erde unterscheidet. und der von einem ersten Zeitglied (17) gesteuert - das Batteriepotential der Basis (210) eines zweiten Transistors (2) zuführt, wenn sein Basispotential infolge eines Kurzschlus ses im Laststromkreis auf Erdpotential liegt. Zur weiteren Überwachung werden die Potentiale an Drain (130) und Source (120) des MOS-Transistors (1) den Eingängen eines Operationsverstärkers (19) zugeleitet. Bei Überschreiten eines vorgegebenen Spannungswertes zwischen seinen Eingängen (18 und 20) wird, von einem zweiten Zeitglied (26) gesteuert, das Batteriepotential ebenfalls der Basis (210) des zweiten Transistors (2) zugeführt. Dadurch wird die Versor gungsleitung (7) des Gates (110) des MOS Transistors (1) geerdet. In dieser Versorgungsleitung (7) ist ein mechani scher Schalter (8) angeordnet.



Patentansprüche

- dere eines MOS-Schalttransistors (1) im Lampenkreis eines Kraftfahrzeuges, durch Begrenzung des Gatepotentials und somit des Laststromes und durch Überwachen des Sourcepotentials, wobei nach Abweichen von einem vorgegebenen Wert der Laststrom durch den MOS-Transistor (1) unterbrochen wird, indem ein durch ein Potential leitend steuerbares Schaltglied (2) mit einem Steuereingang (210) und zwei Lastanschlüssen (220 und 230) den MOS-Transistor (1) sperrt, da durch gekennzeich nzeich net,
- daß zur Begrenzung des Gatepotentials die Spannung zwischen Gate (110) und Source (120) des MOS-Transistors (1) begrenzt wird,
- daß zur Überwachung des Sourcepotentials des MOSTransistors (1) dieses abgegriffen und mit einem
 vorgegebenen Wert verglichen wird, und daß bei Unterschreiten, nach Verstreichen einer vorgegebenen
 Zeitspanne, mit einem sonst auf Erde gelegten festen
 Batteriepotential der Steuereingang (210) des
 Schaltgliedes (2) beaufschlagt wird, welches über
 seine beiden Lastanschlüsse (220 und 230) das Gatepotential des MOS-Transistors (1) zur Erde ableitet
 und diesen dadurch ausschaltet,
- und daß zur Überwachung des Sourcepotentials des MOS-Transistors (1) die Potentiale an seiner Drain (130) und an seiner Source (120) miteinander und deren Differenz mit einem vorgegebenen Wert verglichen werden, und daß bei Überschreiten, nach Verstreichen einer vorgegebenen Zeitspanne, mit einem festen Batteriepotential der Steuereingang (210) des Schaltgliedes (2) beaufschlagt wird, welches über seine beiden

《**第**四年初日 1000年1945年)

- 12 - VPA 82 P 3 3 5 0 DE

Lastanschlüsse (220 und 230) das Gatepotential des MOS-Transistors (1) zur Erde ableitet und diesen dadurch ausschaltet.

- 2. Einrichtung zur Durchführung des Verfahrens nach Anspruch 1 mit einer zwischen dem Gate (110) und dem Verbraucherkreis geschalteten Zenerdiode (9), die das Gatepotential des MOS-Transistors (1) begrenzt und mit einem zweiten Transistor (2), der nach Abweichen des
- 10 Sourcepotentials am MOS-Transistor (1) von einem vorgegebenen Wert den Laststrom durch den MOS-Transistor (1) sperrt, dadurch gekennzeichnet,

- daß die Zenerdiode (9) zwischen Gate (110) und Source (120) des MOS-Transistors (1) zur Begrenzung der Spannung geschaltet ist,
- daß die Basis (310) eines dritten Transistors (3) zur Überwachung des Sourcepotentials mit der Source (120) des MOS-Transistors (1) in Verbindung steht, der Emitter (320) des dritten Transistors (3) ge-
- erdet ist und sein Kollektor (330) mit einer Batterieklemme (44) verbunden ist, die über eine Leitungsverzweigung (15), verknüpft mit einem ersten Zeitglied
 (17), und über eine erste Diode (16) in Durchlaßrichtung mit der Basis (210) des zweiten Transistors (2)
- in Verbindung steht, dessen Emitter (220) geerdet und dessen Kollektor (230) mit einer Versorgungsleitung (7) des Gates (110) des MOS-Transistors (1) verbunden ist,
 - und daß zur Überwachung des Sourcepotentials ein
 Operationsverstärker (19) über seine beiden Eingänge (20 und 18) mit der Drain (130) bzw. der Source
 (120) des MOS-Transistors (1) und an seinem Ausgang
 mit der Batterieklemme (44) verbunden ist, die verknüpft mit einem zweiten Zeitglied (26), über eine

- 18 -3. VPA 82 P 3 3 5 0 DE

zweite Diode (29) in Durchlaßrichtung ebenfalls mit der Basis (210) des zweiten Transistors (2) in Verbindung steht, dessen Emitter (220) geerdet und dessen Kollektor (230) mit einer Versorgungsleitung (7) des Gates (110) des MOS-Transistors (1) verbunden ist.

3. Einrichtung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß mit der Source (120)

10 des MOS-Transistors (1) ein Spannungsteiler (10) verbunden ist, bestehend aus einer Zenerdiode (11) in
Sperrichtung und einem ohmschen Widerstand (12), der
geerdet ist, wobei ein Abgriff zwischen Zenerdiode (11)
und ohmschem Widerstand (12) mit der Basis (310) des

15 dritten Transistors (3) in Verbindung steht.

5

- 4. Einrichtung nach Anspruch 2, g e k e n n z e i c h n e t d u r c h Zeitglieder (17 und 26), die das feste Batteriepotential für die Basis (210) des zweiten
 20 Transistors (2) erst nach Verstreichen vorgegebener Zeitspannen freigeben.
- 5. Einrichtung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß das zweite Zeitglied (26) eine Zeitspanne realisiert, die um drei bis vier Zehnerpotenzen größer ist als die durch das erste Zeitglied (17) realisierte Zeitspanne, wozu am Ausgang der Zeitglieder Erdpotential ansteht, das zu bestimmten Zeiten durch Batteriepotential abgelöst wird.
- 6. Einrichtung nach Anspruch 2 mit einem mechanischen Schalter (8) zum manuellen Ein- und Ausschalten der Lampe (4), d a d u r c h g e k e n n z e i c h n e t, daß der Schalter (8) in der Versorgungsleitung (7) des Gates (110) des zu schützenden MOS-Transistors (1) angeordnet ist.

SIEMENS AKTIENGESELLSCHAFT Berlin und München

Unser Zeichen VPA 82 P 3 3 5 0 DE

5 Verfahren und Einrichtung zum Schutz eines MOS-Transistors vor Überlastung

Die Erfindung betrifft ein Verfahren und eine Einrichtung zum Schutz eines Transistors, insbesondere eines MOS
10 Schalttransistors im Lampenkreis eines Kraftfahrzeuges, durch Begrenzung des Gatepotentials und somit des Laststromes und durch Überwachen des Sourcepotentials, wobei nach Abweichen von einem vorgegebenen Wert der Laststrom durch den MOS-Transistor unterbrochen wird, indem

15 ein durch ein Potential leitend steuerbares Schaltglied
mit einem Steuereingang und zwei Lastanschlüssen den
MOS-Transistor sperrt.

Elektronische Schalter für hohe Lastströme, die zum
Beispiel für den Lampenkreis von Kraftfahrzeugen Verwendung finden, arbeiten mit einem im Lampenkreis in
Reihe geschalteten Transistor. Dieser Transistor muß
durch geeignete Maßnahmen vor Überlastung geschützt
werden, wenn man überdimensionierte Transistoren ver25 meiden will. Der Strom im Lampenkreis soll also einen
maximalen Wert auch dann nicht übersteigen, wenn ein
Kurzschluß in den Lampen auftritt.

Es ist eine Schaltung bekannt, die einerseits das Potential an der Basis des Transistors mittels einer
Zenerdiode begrenzt und somit den Transistorstrom zwischen Emitter und Kollektor, und die andererseits das
Potential am Kollektor des Transistors überwacht, um
den Transistor bei Kurzschluß im Lampenkreis zu schüt-

Mnl 2 Hgr / 10.11.1982

zen (DE-OS 30 15 831). Diese Schaltung arbeitet mit einem ohmschen Widerstand im Lampenkreis, der so dimensioniert ist, daß der Spannungsabfall an ihm zusammen mit dem Spannungsabfall an der Emitter-Basis-Strecke des Transistors die Schwellenspannung der Zenerdiode übersteigen kann.

Ein ohmscher Widerstand im Lampenkreis verursacht aber einen unerwünschten Leistungsverlust.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu finden und eine Einrichtung der geschilderten Art zu entwickeln, die abgesehen von Transistor und Lastwiderständen, im Lastkreis ohne weitere Widerstände auskommt und dennoch den Transistor ständig vor Überlastung, auch bei Kurzschluß schützt. Dabei soll ein MOS-Transistor Verwendung finden.

10

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß 20 zur Begrenzung des Gatepotentials die Spannung zwischen Gate und Source des MOS-Transistors begrenzt wird, daß zur Überwachung des Sourcepotentials des MOS-Transistors dieses abgegriffen und mit einem vorgegebenen Wert verglichen wird, und daß bei Unterschreiten, nach 25 Verstreichen einer vorgegebenen Zeitspanne, mit einem sonst auf Erde gelegten festen Batteriepotential der Steuereingang des Schaltgliedes beaufschlagt wird, welches über seine beiden Lastanschlüsse das Gatepotential des MOS-Transistors zur Erde ableitet und diesen 30 dadurch ausschaltet, und daß zur Überwachung des Sourcepotentials des MOS-Transistors die Potentiale an seiner Drain und an seiner Source miteinander und deren Differenz mit einem vorge-

- 3 - 6. VPA 82 P 3 3 5 0 DE

gebenen Wert verglichen werden und daß bei Überschreiten, nach Verstreichen einer vorgegebenen Zeitspanne,
mit einem festen Batteriepotential der Steuereingang des
Schaltgliedes beaufschlagt wird, welches über seine
beiden Lastanschlüsse das Gatepotential des MOS-Transistors zur Erde ableitet und diesen dadurch ausschaltet.

Unmittelbar nach dem Einschalten haben Glühwendeln von
10 Lampen einen sehr kleinen Widerstand, der erst mit der
Erwärmung wächst. Dadurch bedingt fließt zunächst ein
hoher Strom, der als Drain-Source-Strom im zu schützenden MOS-Transistor zu begrenzen ist.

15 Mit der Erfindung kommt man ohne einen den Strom begrenzenden ohmschen Widerstand im Lampenkreis aus und dennoch kann der Drain-Source-Strom einen vorgegebenen Wert nicht überschreiten. Es ist auch nicht erforderlich, den MOS-Transistor für einen sehr großen Drain-Source20 Strom auszulegen.

Zur Durchführung des Verfahrens ist eine Einrichtung mit einer zwischen dem Gate und dem Verbraucherkreis geschalteten Zenerdiode vorteilhaft, die das Gatepotential des MOS-Transistors begrenzt und mit einem zweiten Transistor, der nach Abweichen des Sourcepotentials am MOS-Transistor von einem vorgegebenen Wert den Laststrom durch den MOS-Transistor sperrt.

Diese Einrichtung ist nach der Erfindung so aufgebaut, daß die Zenerdiode zwischen Gate und Source des MOS-Transistors zur Begrenzung der Spannung geschaltet ist, daß die Basis eines dritten Transistors zur Überwachung

des Sourcepotentials mit der Source des MOS-Transistors in Verbindung steht, der Emitter des dritten Transistors geerdet ist und sein Kollektor mit einer Batterieklemme verbunden ist, die über eine Leitungsverzweigung, verknüpft mit einem ersten Zeitglied, und über eine erste Diode in Durchlaßrichtung mit der Basis des zweiten Transistors in Verbindung steht, dessen Emitter geerdet und dessen Kollektor mit einer Versorgungsleitung des Gates des MOS-Transistors verbunden ist.

10

15

20

25

35

und daß zur Überwachung des Sourcepotentials ein Operationsverstärker über seine beiden Eingänge mit der Drain bzw. der Source des MOS-Transistors und an seinem Ausgang mit der Batterieklemme verbunden ist, die verknüpft mit einem zweiten Zeitglied, über eine zweite Diode in Durchlaßrichtung ebenfalls mit der Basis des zweiten Transistors in Verbindung steht, dessen Emitter geerdet und dessen Kollektor mit einer Versorgungsleitung des Gates des MOS-Transistors verbunden ist.

Durch die Begrenzung des Gatepotentials mittels der Zenerdiode wird erzielt, daß der Drain-Source-Strom einen durch die Wahl dieser Zenerdiode bestimmten Wert nicht überschreiten kann.

Wenn bereits unmittelbar bei dem Einschalten ein Kurzschluß in den Lampen vorhanden ist, wird das durch die Überwachung des Sourcepotentials schnell erkannt. Diese Überwachung erfolgt mittels eines dritten Transistors, der als Inverter arbeitet. Im leitenden Zustand lei-30 tet er ein Batteriepotential zur Erde ab. Das Sourcepotential des MOS-Transistors steuert aber das Basispotential des dritten Transistors so, daß er beim niederen Sourcepotential sperrt, wodurch das Batteriepotential dann für weitere Schaltvorgänge zur Verfügung

- 5/ -8. VPA 82 P 3 3 5 0 DE

steht. Ein in seiner Funktionsweise an sich bekanntes erstes Zeitglied schaltet diese Überwachung nach kurzer Zeit, zum Beispiel nach 30 µs, ein.

- Jusätzlich erfolgt eine Überwachung des Spannungsabfalles am MOS-Transistor mittels eines Operationsverstärkers. Sein Ausgangssignal schaltet eine Leitung für das für weitere Schaltvorgänge zur Verfügung stehende Batteriepotential. Ein zweites Zeitglied schaltet diese Überwachung nach einer um drei bis vier Zehnerpotenzen größeren Zeitspanne, zum Beispiel nach 100 ms, ein. Die Überwachung des Spannungsabfalles erzielt den Vorteil, kleinere Defekte schnell und problemlos zu erkennen.
- 15 Wenn das Batteriepotential der Basis des zweiten Transistors vom dritten Transistor oder vom Ausgang des Operationsverstärkers zugeführt wird, erdet der zweite Transistor im leitenden Zustand die Versorgungsleitung des Gates des MOS-Transistors. Dadurch wird der MOS-
- Transistor im Lampenkreis ausgeschaltet. Hiermit erzielt man auch den Vorteil, daß der zweite Transistor den Lampenkreis ohne Verzögerung wieder freigibt, wenn an seiner Basis kein Potential mehr anliegt.
 - Die Zeitglieder lassen sich in bekannter Funktionsweise ausbilden, wobei Verbindungen zwischen dem positiven festen Batteriepotential und der Basis des zweiten Transistors erst nach Verstreichen vorzugebender Zeitspannen freigegeben werden. Dabei werden die Ausgänge der Zeitglieder zu bestimmten Zeiten auf Batteriepotential gelegt und sonst geerdet.

Das zweite Zeitglied realisiert eine um drei bis vier Zehnerpotenzen größere Zeitspanne als das erste Zeit-

- 8 -9 VPA 82 P 3 3 5 0 DE

glied. Dadurch wird zunächst das Potential an der Source des zu schützenden MOS-Transistors überprüft, bevor die Überwachung des Spannungsabfalles am MOS-Transistor beginnt. Die Überwachung des Sourcepotentials des zu 5 schützenden MOS-Transistors spricht an, wenn bereits zum Einschaltzeitpunkt ein Kurzschluß, zum Beispiel in der Lampe vorliegt. Deshalb wird diese Messung vor Beginn der Überwachung des Spannungsabfalles am MOS-Transistor gestartet, die weniger schwerwiegende Defekte erkennen soll.

10

25

30

6.

Ein mechanischer Schalter zum manuellen Ein- und Ausschalten des Lampenkreises ist vorteilhafterweise in der Versorgungsleitung des Gates des zu schützenden MOS-Transistors angeordnet. Wenn am Gate keine Spannung 15 anliegt, sperrt der MOS-Transistor und der Lampenkreis ist unterbrochen. Es erübrigt sich daher, einen Schalter in den Lampenkreis einzubauen, der auch im geschlossenen, leitenden Zustand einen unerwünschten ohmschen Widerstand aufwiese. Im Lampenkreis befindet sich außer 20 den Lampen nur ein MOS-Transistor. Bei Verwendung eines Feldeffekttransistors fließt nur ein Drain-Source-Strom und keine statischen Gateströme. Der Leistungsverlust im Lampenkreis ist somit minimal.

Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß der MOS-Transistor bereits bei einem zum Einschaltzeitpunkt vorliegenden Kurzschluß in einer Lampe geschützt wird. Neben einem Überlastschutz für den MOS-Transistor wird also auch unmittelbar nach dem Einschalten eine Funktionsüberprüfung durchgeführt.

Die Erfindung soll anhand eines in der Zeichnung grob

- X - 10. VPA 82 P 3 3 5 0 DE

schematisch wiedergegebenen Ausführungsbeispieles näher erläutert werden:

In der Zeichnung ist eine Einrichtung zur Durchführung des erfindungsgemäßen Verfahrens zum Schutz eines MOS-Transistors vor Überlastung veranschaulicht.

Im Lampenkreis eines Kraftfahrzeuges sind eine Lampe 4 und ein MOS-Feldeffekttransistor 1 in Reihe geschaltet.

- 10 Parallel zur Lampe 4 können dabei auch weitere Lampen geschaltet sein. Die Spannungsversorgung erfolgt durch eine Batterie mit dem Klemmenpotential UB. Ein Steuerpotential U1 von beispielsweise 12 Volt wird, an den ohmschen Widerständen 5 und 6 reduziert, über eine Versorgungsleitung 7 dem Gate 110 des MOS-Feldeffekttran-
- sorgungsleitung 7 dem Gate 110 des MOS-Feldeffekttransistors 1 zugeführt. In der Versorgungsleitung 7 ist ein mechanischer Schalter 8 zum manuellen Ein- und Ausschalten der Lampen 4 angeordnet.
- 20 Drei sich ergänzende Maßnahmen schützen des MOS-Feldeffekttransistor 1 vor Überlastung, indem sie seinen Drain-Source-Strom, auch bei einem Kurzschluß in den Lampen 4 begrenzen:
- 25 Erstens ist eine Zenerdiode 9 für zum Beispiel 6,2 Volt zwischen Source 120 und Gate 110 des MOS-Feldeffekt-transistors 1 geschaltet. Sie begrenzt das Gatepotential und damit auch den Drain-Source-Strom.
- Zweitens ist, um einen schon zum Einschaltzeitpunkt vorhandenen Kurzschluß in den Lampen 4 zu erkennen, die Source 120 des MOS-Feldeffekttransistors 1 über einen Spannungsteiler 10, bestehend aus einer Zenerdiode 11

- 8 - 11 VPA 82 P 3 3 5 0 DE

für zum Beispiel 3,6 Volt und einem ohmschen Widerstand 12, mit der Basis 310 eines dritten Transistors 3 verbunden. Am Kollektor 330 des dritten Transistors 3 liegt ein festes Potential an, das aus einem Batterie5 potential UB von beispielsweise 24 Volt durch Reduzieren an einem ohmschen Widerstand 13 entsteht. Der Emitter 320 ist geerdet. Das Potential wird auf Erde gelegt, solange das Basispotential des dritten Transistors 3 groß ist. Sonst wird das Potential über eine Leitung 14 der Basis 210 eines zweiten Transistors 2 zugeführt. Diese Leitung 14 beginnt bei einer Verzweigung 15 vor dem Kollektor 330 des dritten Transistors 3, enthält eine Diode 16 und wird durch ein erstes Zeitglied 17 kurzfristig, zum Beispiel bereits 30 µs nach Einschalten der Anlage freigegeben.

Der Kollektor 230 des zweiten Transistors 2 steht mit der Versorgungsleitung 7 des Gates 110 des MOS-Feld-effekttransistors 1 in Verbindung. Der Emitter 220 des zweiten Transistors 2 ist geerdet. Der Ableitung eines möglichen Kollektor-Basis-Reststromes dient ein mit der Basis 210 des zweiten Transistors 2 verbundener geerdeter ohmscher Widerstand 30. Wenn an der Basis 210 ein Potential anliegt, fließt ein Strom vom Kollektor 230 zum Emitter 220, so daß die Versorgungsleitung 7 des Gates 110 des MOS-Feldeffekttransistors 1 geerdet ist. Der MOS-Feldeffekttransistor 1 wird also durch ein an der Basis 210 des zweiten Transistors 2 anliegendes Potential ausgeschaltet.

Drittens nimmt zur weiteren Überwachung des durch den MOS-Feldeffekttransistor 1 fließenden Drain-Source-Stromes der erste Eingang 18 eines Operationsverstärkers 19 das Potential an der Source 120 und der zweite

- 8 - 12. VPA 82 P 3 3 5 0 DE

Eingang 20 durch eine Spannungsteilerschaltung 21 modifiziert das Potential an der Drain 130 auf. Diese
Spannungsteilerschaltung 21 wird durch die beiden ohmschen Widerstände 22 und 23 gebildet. Bei Unterschreiten eines vorgegebenen Wertes für die Spannung zwischen
Drain 130 und Source 120 des MOS-Feldeffekttransistors 1
gibt der Operationsverstärker 19 eine Leitung 27 frei,
falls diese bereits auch durch ein zweites Zeitglied
26, zum Beispiel 100 ms nach Einschalten der Anlage freigegeben ist. Diese Leitung 27 enthält eine Diode 29 und
führt ein festes Potential, das aus dem Batteriepotential
UB von zum Beispiel 24 Volt durch Reduzieren an einem
ohmschen Widerstand 28 entsteht, ebenfalls der Basis
210 des zweiten Transistors 2 zu.

Die beiden Zeitglieder 17 und 26 werden beide von den Potentialen $\rm U_1$ und $\rm U_B$ versorgt.

15

An den Minuseingängen von Operationsverstärkern 34 und 20 35 liegt jeweils ein festes Potential von zum Beispiel 5 Volt an, das mittels einer Spannungsteilerschaltung aus dem Potential U_B gewonnen wird.

Der Spannungsteiler besteht aus zwei in Reihe geschal-25 teten ohmschen Widerständen 32 und 33. Drei Abgriffe zwischen diesen Widerständen 32 und 33 sind mit den Operationsverstärkern 34 und 35 und mit einem Kondensator 43 verbunden, der die Spannung stabilisiert.

30 Solange die Potentiale an den Plus-Eingängen der Operationsverstärker 34 und 35 kleiner sind als die Potentiale an den Minus-Eingängen, sind die Ausgänge 45 und 46 der in ihrem Aufbau bekannten Operationsverstärker 34 und 35 geerdet, so daß die Leitungen 14 35 und 27 der Funktion nach blockiert sind.

Das Potential U₁ lädt Kondensatoren 36 und 37 auf, die

- 10 -13. VPA 82 P 3 3 5 0 DE

so dimensioniert sind, daß sie nach 100 ms bzw. 30 µs geladen sind. Nach diesen Zeitspannen liegen dann Potentiale, größer als 5 Volt jeweils an den Plus-Eingängen der Operationsverstärker 34 und 35, so daß de-5 ren Ausgänge 45 und 46 nicht mehr geerdet und die Leitungen 14 und 27 freigegeben sind.

Die Ladungen der Kondensatoren 36 und 37 werden nach jedem Ausschalten über einen Widerstand 31 abgeleitet.

Das Laden des Kondensators 36 erfolgt über einen ohmschen Widerstand 38 und seine Entladung erfolgt beschleunigt über eine Leitung, in der nur eine Diode 39 geschaltet ist.

Der Kondensator 37 wird über einen ohmschen Widerstand 40 mit in Reihe geschalteter Diode 41 geladen und über einen großen ohmschen Widerstand 42 mit zum Beispiel 100 Knzeitlich verzögert entladen.

Die Dioden 39 und 41 definieren die Entlade- bzw. Ladeleitung für die Kondensatoren 36 und 37.

6 Patentansprüche 1 Figur

10

15

- 14. Leerseite

3243467

Nummer: Int. Cl.³:

Anmeldetag: Offenlegungstag: 32 43 467 H 02 H 7/20

24. November 1982

24. Mai 1984

1/1

82 P 3 3 5 0 DE

